Download Flip Flop Vhdl PDF

TitleFlip Flop Vhdl
File Size213.1 KB
Total Pages7
Document Text Contents
Page 3

Flip flop tipo JK

CLK

K

J Q

J-K positive going 

Flanco de subida del CLK 

Una forma más compacta de 
la tabla de verdad es (Q 
representa el estado 
siguiente de la salida en el 
próximo flanco de reloj y q el 
estado actual): 

También podemos utilizar la 
nomenclatura Q n (actual) 
Q  (próximo)

Page 4

Flip flop tipo T (Toggle)

 Puede obtenerse al unir las entradas de control de
un biestable JK, unión que se corresponde a la
entrada T.

T

Q

Tipo T

Page 5

Modelado de flip flops en VHDL

Library IEEE;
use IEEE.Std_Logic_1164.all;

entity FLOP is
port ( D, CLK, RESET, SET : in std_logic;
Q : out std_logic);

end FLOP;

architecture A of FLOP is
begin

process (CLK, RESET, SET)
begin

if ( RESET = ‘1’) then -- No clocked
Q <= ‘0’;

elsif ( SET = ‘1’) then -- No clocked
Q <= ‘1’;

elsif ( CLK`event and CLK=`1` ) then
Q <= D; - - Q(n+1)=D

end if;
end process;
end A;

Asíncrono
(no depende del CLK)

Como se describe un FF
con reset síncrono?

Como describes un FF JK?

Similer Documents